Respostas a este tópico

Permalink Responder até Curti Esse Lado Seu Otimista em 15 janeiro 2021 at 17:25

Boa tarde Mr TM,

Não entendi onde há o limite. Até onde eu sei, o sinal de entrada do CI deverá aceitar as variações de tensão e corrente, quantas vezes forem necessários.

Boa sorte no seu projeto,

  'Eiju

• ▶ Responder

Permalink Responder até José Gustavo Abreu Murta em 15 janeiro 2021 at 21:35

Tiago boa noite, 

O seu questionamento esta meio complicado para entender. 

Sugiro que leia e entenda o funcionamento do 74HC165. A função principal desse chip é carregar os dados em paralelo e descarregar no modo serial. São comumente usados em deserializadores. O pino serial de entrada só é usado quando existe mais de um 74HC165 no circuito, por exemplo em um deserializador de 16 bits. (dois chips),

74HC165 - Registrador de deslocamento de 8 bits com carga paralela:

https://www.ti.com/product/SN74HC165?keyMatch=74HC165&tisearch=...

Agora vamos imaginar a situação:

- 74hc165, habilitado para receber o clock (CE Low),

  OK,  CLK INH no nível LOW, habilita a entrada dos pulsos no pino CLK 

 - Faz o "reset" do PL (LOW->HIGH)

   PL = parallel load? 

   "While SH/LD is low, the parallel inputs to the register are enabled
   independently of the levels of the CLK, CLK INH, or serial (SER) inputs."

   Enquanto SH / LD é baixo, as entradas paralelas para o registro são habilitadas independentemente dos            níveis das entradas CLK, CLK INH ou serial (SER).

- Sabe-se que 1 ci, possui apenas 8 entradas. Logo, 8 clocks para completar.

"The SNx4HC165 is an 8-bit Parallel load shift register with 1 serial input and 8 parallel load input. The device loads all the 8 bits simultaneously through parallel load input when SH/LD is low. This will also ignore any input at CLK or CLK INH.
The device shifts the data when CLK toggles. The data is shifted on rising edge of the clock. Clock Inhibit (CLK INH) inhibits the clock function resulting in no change of the output. If SH/LD is low clock inputs are ignored. To realize the shift function, SH/LD should be high.
CLK and CLK INH functions are interchangeable. If CLK is low then change a clock signal at CLK INH pin causes a shift of data to QH. If CLK INH is Low clock signal on CLK pin shifts the data out to QH."

O SNx4HC165 é um registrador de deslocamento de carga paralela de 8 bits com 1 entrada serial e 8 entradas de carga paralela. O dispositivo carrega todos os 8 bits simultaneamente através da entrada de carga paralela quando SH / LD é baixo. Isso também irá ignorar qualquer entrada em CLK ou CLK INH.

O dispositivo muda os dados quando CLK alterna. Os dados são deslocados na borda ascendente do relógio. Inibição do relógio (CLK INH) inibe a função do relógio, resultando em nenhuma alteração da saída. Se SH / LD estiver baixo, as entradas de relógio serão ignoradas. Para perceber a função shift, SH / LD deve ser alto.

As funções CLK e CLK INH são intercambiáveis. Se CLK estiver baixo, então mude um sinal de clock no pino CLK INH causa uma mudança de dados para QH. Se CLK INH for baixo, o sinal de clock no pino CLK muda os dados para QH.

Entretanto, neste ponto, disparamos o clock 1000 vezes (hipotético), isso seria 992 vezes a mais que o limite. 

Não existe limite para o número de pulsos. Pode ser no mínimo 8 pulsos para deslocar os 8 bits e um número ilimitado como o máximo. 

De alguma forma, isso poderia gerar problemas no ci, sabendo que o terminal de "Serial Input" (pin10) estaria ligado no gnd?

Se o pino SER estiver sempre conectado no GND, todos os bits do registrador estarão com o valor ZERO, após os 8 clocks que farão os deslocamentos do bits carregados na forma paralela. Isso se não for carregado nada mais no modo paralelo. 

• ▶ Responder

Permalink Responder até José Gustavo Abreu Murta em 16 janeiro 2021 at 9:01

Corrigindo! 

São comumente usados em serializadores. 

• ▶ Responder